基本加法电路图及原理

是加法电路的原理图。图5.4-1A为反相输入加法电路。UI1，UI2，UI3为加到运放放大器反相输入端的待加的输入信号。作为加法电路，输入端数目可根据待相加信号数目进行任意扩展。图中∑点为虚地点，IF=I1+I2+I3，输出电压

为了保证电路具有平衡对称结构（用以消除输入偏流及其温漂的影响），电阻R应满足RP||R1=R1||R2||R3||R

由运算放大器构成的加法电路，有反相与同相之分，二者相比较，反相输入加法电路，其输入之间不存在交扰问题，也没有共模电压干扰存在，调节方便，因而作为求和（加法）电路通常把运放反相使用。