AD9958引脚图及引脚功能描述
AD9958引脚图及引脚功能描述

引脚说明AD9958采用56脚LFCSP封装，其引脚图如图2所示，其主要引脚功能如下：

SYNC_IN：同步多片AD9958的输入信号，使用时与主器件AD9958的SYNC_OUT相连；

SYNC_OUT：同步多片AD9958的输出信号，使用时与从器件AD9958的SYNC_IN相连；

MASTER_RESET：复位引脚，高电平有效；

PWR_DWN_CTL：电源掉电控制引脚；

CH0_IOUT、CH1_IOUT：通道0、1输出端，无需上拉电阻，输出范围可达AVDD；

CH0_IOUT、CH1_IOUT：通道0、1互补输出端，无需上拉电阻，输出范围可达AVDD；

DAC_RSET：DAC复位端，为DAC创建参考电流，通过一个1．91 kΩ的电阻接至AGND端；

REF_CLK、REF_CLK：参考时钟或晶振输入端；

CLK_MODE_SEL：振荡器模式控制引脚，为1时使能振荡器为REF_CLK源，为0时不使能；LOOP_FILTER：与锁相环环路滤波器的零点补偿电路连接，此引脚与AVDD间串接一个0 Ω电阻和680pF电容。

P0，P1，P2，P3：调制数据引脚；

I/O_UPDATE：I/O口更新寄存器控制端，此引脚上升沿数据从串口缓冲器送入寄存器。

：片选端，低电平有效，允许多芯片共用SPI总线；

SCLK：I/O口读写时的串行数据时钟输入端，上升沿写操作，下降沿读操作；

SDIO_0：专用串行I/O口引脚；

SDIO_1，SDIO_2，SDIO_3：用作串行I/O口引脚或初始化DAC输出幅度增减量控制引脚；

SYNC_CLK：同步时钟输出引脚，为系统时钟的4分频。