奖励分：取最高分60分，计划分给我认为最优秀回复的3人。

题目：将一个序列的脉冲作40:3分频，就是每输入40个脉冲就输出3个脉冲的意思。

计划结帖时间：10月15日。

祝各位同学和参与者节日快乐，并争得高分！

网友评论：结果是一定要实现“非常准确的40/3”的，不然别人不服咋办……

网友评论：其实如果一般脉冲的话，只关注个数比。

用一个41位移位寄存器，一直装载1。

当移到38脉冲的时候，使能一个MOS管开关，放信号过去。放（38/39/40三个脉冲过）
然后移到第41个，关闭MOS管，整个寄存器清0，重新来。

网友评论：一起期待吧
我也想知道我的答案是否是最佳

网友评论：27#

再优化一下这个方案。

一个40位循环移位。输出40位，但只有一位是1，每来一个脉冲，这个1向高位移动一位，循环。

然后在13/26/39位处，并三个二极管到输出，输出对地拉个电阻。

网友评论：用单片机几行代码就解决问题，用电路确实蛮麻烦的！

网友评论：

用单片机几行代码就解决问题，用电路确实蛮麻烦的！
new1988 发表于 2010-10-1 23:49

楼主没给脉冲宽度，单片机不一定来得及检测。

网友评论：看着那么多人提出方案，颇有意思。
可惜了，功力不够，只能观望咯。
待楼主给个最佳方案。期待~

网友评论：

国庆一个人在家闲的无聊。把我的模拟方案仿真了一下，还真能用，呵呵。 就是输出只是尖脉冲，没有整形。

输入为4k的方波。输出为每10mS三个脉冲。呵呵~

仿真三个波形为：输入，中间的C3的积分电压，输出

网友评论：

方案2：用移位寄存器


1）40位移位寄存器由5个164组成。
2）上电时候装载逻辑1，然后第一个脉冲输入后将输入A/B端钳位到0。当计数满40时，又再装载1。电容C6起到只要第一个脉冲输入后，Mos管就永久导通。电阻R8/R9/R10，按照大小，对Vcc、脉冲、移位溢出强制优先级。保证上电第一次R8接通AB，第一次脉冲时R9接通AB，循环溢出的时候R10接通AB。
3）所以整体是一个40的循环移位寄存器，所移位的数据只有一位1。

4）在13/26/39处分别接二极管，做或处理为一个信号，脉宽是输入的两倍。

5）或出来的信号再与输入脉冲做与运算，相当于选通，放三个脉冲过去。

彻底完成40/3脉冲的完美分频，脉宽一样，就是三个脉冲的间距不一样。

网友评论：收获不小！

网友评论：

挣分来啦！
U1(D2)：74HC4017,U2:74HC00,U3:74HC74
可由此变换出不同占空比输出的电路，版权该是俺的！

网友评论：LS的电路不符合LZ的题意。

网友评论：lnak给出的思路变化较大，但结果还不行。

http://focus.ti.com/lit/ds/symlink/cd74hc4017.pdf

CD54HC4017, CD74HC4017
High-Speed CMOS Logic Decade Counter/Divider with 10 Decoded Outputs

Description

The ’HC4017 is a high speed silicon gate CMOS 5-stage Johnson counter with 10 decoded outputs. Each of the decoded outputs is normally low and sequentially goes high on the low to high transition clock period of the 10 clock period cycle. The CARRY (TC) output transitions low to high after OUTPUT 10 goes from high to low, and can be used in conjunction with the CLOCK ENABLE (CE) to cascade several stages. The CLOCK ENABLE input disables counting when in the high state. A RESET (MR) input is also provided which when taken high sets all the decoded outputs, except “0”, low.

The device can drive up to 10 low power Schottky equivalent loads.

网友评论：34楼的“mmax”跟我的想法非常雷同，在40个环状里面取3个！让一个”0“或者让一个”1“始终在一个闭环里面跑，外围知道给他CLK时钟脉冲，及我们要分频的频率脉冲就可以了，但是楼主的题目没有要求一定要在40个脉冲里面均匀输出3个脉冲，所以相对来讲应该很多的，但是如果楼主一定要把3个脉冲均匀的分布在40个脉冲里面及（40/3）的位置，那就应该有点难了！并且里面也还没有涉及到实时性，可以不可以把整个脉冲（40个）收集好后在根据整体时间计算输出。。

哈哈有点钻牛角尖

网友评论：是有点问题，少了半个脉冲！
看来要弄个3倍频或6倍频，然后用4017级联计数到20或40再接入。

网友评论：题目有漏洞，没有强调或说明“输出3个脉冲”是否要等间隔输出。
因此，可以采用任意的计数器接成40个脉冲后清零（复位），然后译码输出3个间隔的1即可。


如果非要“输出3个脉冲”必须等间隔输出的话，则必须满足输入脉冲也是等间隔输入才行。

网友评论：倍频好像不行吧，LZ说了平率范围比较宽，不能用锁相环，倍频好像是基于锁相环的

网友评论：不用等间隔的，更简单！
4个74hc4017级联成40进制计数器，任取3个输出相或即可！

网友评论：来看看

网友评论：41# 老X好细心！

不过，我认为这不是什么漏洞。因为40个输入脉冲作3分频后是不可能连续输出间隔均匀的脉冲的（意思是指单单作一个周期有可能，到了任意两个相邻周期的场合就不行了），因为40并不是3的倍数，如果是39个脉冲作3分频就容易了，不过，这样也没有什么意思了。

另一个原因是输入脉冲的频率不一定是固定不变的，因此，企图进行固定间隔输出当然不能实现。

当然，在静态的情况下能输出间隔相对均匀的脉冲是好事，而且，在占空比方面尽量接近50%就更好，但这些仅仅是发挥部分，是（没有提示之下）拉开距离之处，不是基本任务。

最后，你的方法确实能完成题目要求的基本任务，但根据上述观点，还不是我现在知道的最理想方案。

网友评论：前面有人说单片机几行程序就OK，这是一般情况。但如果遇到“特殊情况”恐怕就没那么容易了。比如频率超级低/高（相对于器件工作能力而言）的时候，脉冲占空比超级“变-态”的时候，是需要进行特殊考虑的。

网友评论：

不用等间隔的，更简单！
4个74hc4017级联成40进制计数器，任取3个输出相或即可！
lnak 发表于 2010-10-8 13:52

和老X的方案差不多。不过，更简单的是：4017只用一片，加一片4分频就的IC就OK，但波形不是太好。

网友评论：

倍频好像不行吧，LZ说了平率范围比较宽，不能用锁相环，倍频好像是基于锁相环的
zhaoyu2005 发表于 2010-10-8 09:37

是的，用锁相环的问题在于它有捕捉区，不能适应“过宽”的频率范围。

网友评论：学习了~！

网友评论：我是新手，可否尝试40个脉冲后一次性给出3个了，

网友评论：离公布“参考答案”还有5天，请各位继续.....10.1开始，电脑考是闹事，有可能公布时间不是太准确，我尽量吧。

网友评论：

我是新手，可否尝试40个脉冲后一次性给出3个了，
gys123456 发表于 2010-10-9 16:47

当然可以，但是不是最理想的方法，就得跟大家的比较比较才知道了。

网友评论：我觉的，输入是数字脉冲，输出也是数字脉冲，实现方式有两种。
1.模拟方式，对输入脉冲频率幅宽不变时，使用模拟方式对输入信号积分，容易做到等间隔数字脉冲输出，但对输入脉冲频率幅宽可变时，就困难了，又不能加锁相环，因此，模拟方式并不是较佳选择。
2.数字方式，由于不能使用锁相环，因此，要求输出等间隔数字脉冲，几乎是不可能的。如做到不等间隔数字脉冲输出，最简洁的方案就是，先对输入脉冲信号进行10分频输出，再对输出的信号进行4分频，作为控制信号，前3个输出放过，第4个输出作为清0信号，重复上述过程。这个方案零件较少，较简洁。

网友评论：其实很简单，先3倍频，然后再40分频，就可以了。

网友评论：

54#

看看你如何实现3倍频的？
如何实现使用器件尽量少，电路尽量简单？

另，就这一思路而言，3倍频可能要面临超越器件工作频率极限的问题，因此，先分频后倍频通常更好。

网友评论：只要可以用数字电路的话很简单，直接用FPGA语言描述，然后用软件生成数字逻辑电路，得出的完全符合的，但是用模电怎么弄，真的想了很久，没有想到。
算法，由于没有说三个输出要同时，计数器先计数8，再有一个电平进入时加1，同时输出一次，然后把前面的数的9放进计数器，再数到9，再进入一个电平加1，同时输出一次，把前面计数的19放进计数器，计数到19，再进一个电平输出一次，再输入一个电平复位成8。
意思就是两个计数器，一个顺计数，一个倒数，每次都把前面顺数的计数器计的数放进倒数器倒数，到零就输出一次电平。
例，倒数器预置数是7，倒数到0，再来一个电平之后输出1个电平并把顺数计数器的数放入倒数器，如此类推。
8,9,18,19,38,39,40输出三次后复位

网友评论：准确明晚公布我的答案。希望不要被节能减排耽误，设备也不要出问题！

网友评论：起个大早 结果要晚上...

网友评论：57#

哎，老大。

作为一个硬件大牛。

怎么不对自己好点呢，搞一个猛一点稳定一点的电脑呢。
印象中，maychang好像也用一台非常破非常破的电脑。

多费劲呀。

网友评论：我再出一个高档方案吧：

用FPGA，用内部CLK(200MHz)去扫描输入脉冲。

然后根据正周期时间计到的数值，做依据处理。

可以做到完美的：等间距、3/40、脉冲等宽度跟踪。

方案特点：
1）灵活，分频倍频都可以，可以做一个脉冲比例跟随功能。
2）性能优异
3）成本贵

网友评论：我的答案已经公布了，详见本版置顶帖----“国庆玩题----40∶3分频答案”。

为实现自我封赏，为实行自恋需要，我给自己的帖子加了裤子，而这个裤子，要回帖这后才能观赏～

当然了，有更佳答案的，欢迎贡献出来与大家分享，我有20分等着你呢！

网友评论：这个，留一笔，学习学习，要是有答案了，看看。

网友评论：答案已有：见61楼说明，详见链接 /icview-200282-1-1.html

网友评论：顶起来。